面向高频消息处理的 NPU 与向量 DSP 加速
利用专用硬件加速器对每秒 1,000 余个数据包进行解包、解密与解析。
Heterogeneous Automotive SoCs 系统架构设计
异构车规 SoC 的参考裸片布局图，将 NPU、向量 DSP 与通用 CPU 集群与 V2X 消息接入流水线对应映射，并涵盖片上互连拓扑与内存带宽分区方案。
量产工程实现与合规性验证
量产硅片验证，涵盖每秒 1,000 个数据包以上的持续解码吞吐量、最恶劣突发流量下的热降频表现，以及 AEC-Q100 Grade 2 认证结果。
- 专用向量 DSP 核心以线速对符合 IEEE 1609.2 签名的 BSM/CPM 载荷进行解密与解析，全程无需占用应用层 CPU。
- 片上 NPU 运行由 V2X 消息解码器直接馈入的 INT8 量化目标分类模型，将感知延迟降低一半。
- 硬件加密加速器每秒可验证 1,000 余条消息的 ECDSA P-256 签名，同时将证书吊销列表查询保留在 SRAM 中以保证速度。
- 基于 AMBA CHI 的网状互连在同一芯片上将 ASIL-D 安全关键核心与尽力而为的信息娱乐负载隔离开来。
浏览域名资产