Ускорение на базе NPU и векторного DSP для высокочастотной обработки сообщений
Использование выделенных аппаратных ускорителей для распаковки, дешифрования и разбора более 1000 пакетов в секунду.
Архитектура и проектирование: Heterogeneous Automotive SoCs
Эталонная топология кристалла для гетерогенных автомобильных SoC, сопоставляющая кластеры NPU, векторного DSP и универсального CPU с конвейером приёма сообщений V2X, включая топологию межсоединений на кристалле и разделение полосы пропускания памяти.
Промышленное внедрение и верификация
Валидация серийного кремния, охватывающая устойчивую пропускную способность декодирования свыше 1000 пакетов в секунду, поведение теплового throttling при наихудшем импульсном трафике и результаты квалификации AEC-Q100 Grade 2.
- Выделенные векторные DSP-ядра расшифровывают и разбирают подписанные по IEEE 1609.2 полезные данные BSM/CPM на скорости канала, не задействуя прикладной процессор.
- Встроенные NPU выполняют квантованные INT8-модели классификации объектов, получающие данные напрямую от декодера сообщений V2X, что вдвое сокращает задержку восприятия.
- Аппаратные криптоускорители проверяют подписи ECDSA P-256 для более чем 1000 сообщений в секунду, сохраняя запросы к списку отзыва сертификатов в SRAM.
- Сетевые межсоединения на базе AMBA CHI изолируют критически важные для безопасности ядра ASIL-D от best-effort нагрузок инфотейнмента на одном кристалле.
Исследовать портфель доменов